侵权投诉

浅析可提升Vivado编译效率的增量编译方法

39度创意研究所 ? 2020-12-13 10:14 ? 次阅读

作者:默宸 FPGA技术联盟

Vivado? Design Suite 提供两种方法可加速产品上市进程,提高工作效率??晒菇?Vivado 布局布线。在任何设计阶段处理任何类型的 ECO 问题,并可加快运行时间,确保时序收敛进程。

增量编译:使用增量编译满足最后时刻 HDL 变动需求,仅针对已变动逻辑进行布局布线,从而可节省时间。

  • P&R 数据重复使用为时序驱动,可在不影响性能的情况下,加速运行时间。
  • 平均速度比标准布局布线快 1 倍。
  • 设计收敛保存可减少并加速迭代。

器件编辑器:使用器件编辑器通过强大的图形界面,以外科手术般的高精度编辑布局布线设计。

  • 手工辅助布线可提供各种建议布线,在避免猜测与犯错的情况下,加速达到目标的进程。
  • 广泛的交叉探测可帮助用户便捷管理逻辑至物理的分配。
  • 设计变动记录为 Tcl 命令,有利于回放与脚本处理。

增量编译相对于器件编辑还是容易一些。本文主要讲述增量编译方法。

当RTL代码修改较少时,使用增量编译功能可以提高工程的编译速度,Incremental Compile增量编译是Vivado提供的一项高阶功能。目的旨在当设计微小的改变时,重用综合和布局布线的结果,缩短编译时间。

增量编译的流程如下:

?

pIYBAF9uDxyAFpJ5AAEK6XUyNJE831.png

?

增量编译是以已经编译和布局布线后的DCP文件为基础,当我们需要做微小的改动是,便可以使用增量编译来实现。这里微小改动主要包括有:

  • RTL代码的微小修改
  • 网表的微小修改,比如增加或者改变ILA

需要注意的是:这里微小的改懂是指与当前设计相比变化非常小,其相似度大于95%时,增量编译的效果最好。而相似度小于75时,工具的增量编译就失效了。有时候一些全局变量修改,网表的改动是非常大的,总线位宽的变化,网表的改动也非常大。

增量编译设置:

在项目模式下:在Vivado里面,使能Incremental Compile的方式非常简单,在Impl run上右键选择“Set Incremental Compile…”,然后设置相应的参考dcp文件即可。

?

o4YBAF9uDx-AL7U9AAIa-2mN-Nw991.png

?

在非项目模式下:

在 opt_design 后 运行以下命令:
%read_checkpoint -incremental reference_routed.dcp
编辑:hfy


收藏 人收藏
分享:

评论

相关推荐

Vivado FPGA实现滤波器设计解决方案

在Vivado FIR滤波器设计与仿真(一)中产生了两路正弦信号,频率分别为4MHz和5MHz,今天....
的头像 39度创意研究所 发表于 12-28 12:57 ? 146次 阅读
Vivado FPGA实现滤波器设计解决方案

怎么利用官网和Vivado的Documention进行相关的操作

有的时候需要查找一些官网的例程进行学习和参考,但是总感觉无从下手,今天就教大家怎么利用官网和Viva....
的头像 FPGA之家 发表于 12-28 09:39 ? 62次 阅读
怎么利用官网和Vivado的Documention进行相关的操作

Xilinx ZYNQ开发案例HelloWorld实验工程

前言: 使用的板子是zc702。用Vivado的IP核搭建最小系统,包括ARM核(CPU xc7z0....
的头像 电子设计 发表于 12-26 11:48 ? 436次 阅读
Xilinx ZYNQ开发案例HelloWorld实验工程

Vivado HLS中常见的接口类型

Vivado HLS中常见的接口类型有: 1. ap_none ???????? 默认类型,该类型不....
的头像 39度创意研究所 发表于 12-26 11:44 ? 187次 阅读
Vivado HLS中常见的接口类型

使用vivado的过程如何清理/压缩不必要的文件

作者:材哥,玩儿转FPGA 前言 vivado和ISE的使用差别很大,Vivado是专门针对7系列和....
的头像 39度创意研究所 发表于 12-25 14:53 ? 87次 阅读
使用vivado的过程如何清理/压缩不必要的文件

SelectIO该怎么来实现LVDS的详细步骤

作者: 做但不能忘思考,FPGA2嵌入式 当我们使用一种新的IP核的时候,遇到的最大问题是:以前根本....
的头像 39度创意研究所 发表于 12-25 14:21 ? 103次 阅读
SelectIO该怎么来实现LVDS的详细步骤

FPGA开发:Vivado时序波形图保存和读取

如何存储关键数据的方法,属于规模测试验证的手段,但对于Verilog的调试过程还不够直观,因为无法确....
的头像 39度创意研究所 发表于 12-24 11:19 ? 51次 阅读
FPGA开发:Vivado时序波形图保存和读取

错误时钟偏移计算导致错误时序收敛的解决方案

描述 本设计咨询主要介绍一个错误的时钟偏移计算导致错误时序收敛的问题。 出现问题的情况: 这可能会影....
的头像 39度创意研究所 发表于 12-24 11:16 ? 350次 阅读
错误时钟偏移计算导致错误时序收敛的解决方案

vivado tri mode ethernet mac 不产生example design的解决办法

vivado tri mode ethernet mac 不产生example design
发表于 12-24 07:55 ? 0次 阅读
vivado tri mode ethernet mac 不产生example design的解决办法

基于VIVADO搭建ARM+FPGA系统架构实现软硬件联合开发

上一期,我们重点学习了ZYNQ的PL开发,本期我们侧重于进行PS开发的学习。我们将在 VIVADO ....
的头像 电子设计 发表于 12-23 16:54 ? 449次 阅读
基于VIVADO搭建ARM+FPGA系统架构实现软硬件联合开发

Vivado下头文件使用注意事项有哪些?

  头文件主要使用“文件包括”处理,所谓“文件包含”处理是一个源文件可以将另外一个源文件的全部内容包含进来,即将另外的文...
发表于 12-23 16:47 ? 0次 阅读
Vivado下头文件使用注意事项有哪些?

基于AXI总线的加法器??榻饩龇桨?/a>

前面一节我们学会了创建基于AXI总线的IP,但是对于AXI协议各信号的时序还不太了解。这个实验就是通....
的头像 39度创意研究所 发表于 12-23 15:32 ? 270次 阅读
基于AXI总线的加法器??榻饩龇桨? />    </a>
</div><div class=

PYNQ移植ZCU102详细流程分析

在goggle上搜zcu102 pynq可以找到一些移植方法的信息 0. Prebuilt PYNQ....
的头像 电子设计 发表于 12-23 10:52 ? 102次 阅读
PYNQ移植ZCU102详细流程分析

PYNQ设计案例:基于HDL语言+Vivado的自定义IP核创建

作者:Mculover666 1.实验目的 用HDL语言+Vivado创建一个挂载在AXI总线上的自....
的头像 电子设计 发表于 12-21 16:34 ? 465次 阅读
PYNQ设计案例:基于HDL语言+Vivado的自定义IP核创建

探索Vivado HLS设计流,Vivado HLS高层次综合设计

作者:Mculover666 1.实验目的 通过例程探索Vivado HLS设计流 用图形用户界面和....
的头像 电子设计 发表于 12-21 16:27 ? 380次 阅读
探索Vivado HLS设计流,Vivado HLS高层次综合设计

7 eries FPGAs SPI MultiBoot实现方式

7 Series FPGAs MultiBoot功能指让FPGA从2个或者多个BIT文件中加载一个B....
的头像 电子设计 发表于 12-11 14:58 ? 201次 阅读
7 eries FPGAs SPI MultiBoot实现方式

Vivado每个子步骤在综合之后要分析什么呢?

Vivado提出了UFDM(UltraFast Design Methodology)设计方法学,其....
的头像 Lauren的FPGA 发表于 12-05 09:47 ? 714次 阅读
Vivado每个子步骤在综合之后要分析什么呢?

基于PFGA的脱离Vivado单独建仿真环境工程

做FPGA样机和做芯片的思路其实是有差异的。为了追求好的性能,节省成本,降低功耗(PPA),芯片设计....
的头像 电子设计 发表于 12-03 12:53 ? 448次 阅读
基于PFGA的脱离Vivado单独建仿真环境工程

修改BRAM初始化值的避免综合与实现

1、引言 以交换机设计为例。在交换机设计前期,转发表项是固化在交换机内部的(给FPGA片内BRAM初....
的头像 39度创意研究所 发表于 11-30 15:37 ? 351次 阅读
修改BRAM初始化值的避免综合与实现

带大家一起体验一下Vivado的ECO流程

这里带大家一起体验一下Vivado 的ECO流程,以vivado自带的Example Design为....
的头像 FPGA之家 发表于 11-29 11:04 ? 272次 阅读
带大家一起体验一下Vivado的ECO流程

详细解析vivado约束时序路径分析问题

时序不满足约束,会导致以下问题: 编译时间长的令人绝望 运行结果靠运气时对时错 导致时序问题的成因及....
的头像 电子设计 发表于 11-29 10:34 ? 649次 阅读
详细解析vivado约束时序路径分析问题

vivado约束案例:跨时钟域路径分析报告

跨时钟域路径分析报告分析从一个时钟域(源时钟)跨越到另一个时钟域(目标时钟)的时序路径。
的头像 电子设计 发表于 11-27 11:11 ? 781次 阅读
vivado约束案例:跨时钟域路径分析报告

生成zynq裸核启动文件步骤解析

通过修改lscript.ld文件中的内容,可以改变在存储器中的执行位置, 因为ELF文件是加载到DD....
的头像 39度创意研究所 发表于 11-26 15:20 ? 466次 阅读
生成zynq裸核启动文件步骤解析

【vivado学习】典型时序模型的三条时钟路径分析

发起沿(LaunchEdge):数据被launch的时钟边沿;也就是说,每一个启动沿,一般都会产生一....
的头像 电子设计 发表于 11-26 14:16 ? 700次 阅读
【vivado学习】典型时序模型的三条时钟路径分析

xilinx FPGA中oddr,idelay的用法详解

idelay2中按推荐配置,从DATAIN还是从IDATAIN输入区别为是内部延时还是从IO输入,F....
的头像 电子设计 发表于 11-25 14:35 ? 836次 阅读
xilinx FPGA中oddr,idelay的用法详解

浅谈Vivado 综合选项的7种设置

-flatten_hierarchy full: 综合时将原始设计打平,只保留顶层层次,执行边界优化....
的头像 电子设计 发表于 11-25 10:28 ? 463次 阅读
浅谈Vivado 综合选项的7种设置

MIO与EMIO的关系解析 GPIO、MIO、EMIO的区别

芯片型号:XC7Z010-1CLG400C Vivado版本:2016.1 点亮流水灯,共使用了三种....
的头像 39度创意研究所 发表于 11-24 14:32 ? 811次 阅读
MIO与EMIO的关系解析 GPIO、MIO、EMIO的区别

如何擦除固化在FPGA的程序

在使用Vivado 的SDK进行在线调试时,需要将FPGA的bit文件烧写到FPGA中,但是在使用S....
的头像 39度创意研究所 发表于 11-23 16:00 ? 396次 阅读
如何擦除固化在FPGA的程序

Xilinx FPGA案例学习之Vivado设计综合约束

在 Flow Navigator 中点击设置, 然后选择Synthesis,或者 selectFlo....
的头像 电子设计 发表于 11-23 14:16 ? 826次 阅读
Xilinx FPGA案例学习之Vivado设计综合约束

Vivado 如何调用ROM IP核

.coe格式的数据文件简介 在Vivado中,对rom进行初始化的文件是.coe文件.它的格式如下:....
的头像 39度创意研究所 发表于 11-20 15:01 ? 468次 阅读
Vivado 如何调用ROM IP核

用Tcl实现Vivado设计全流程

设置芯片型号,设置源文件位置,设置生成文件位置,添加设计源文件,流程命令,生成网表文件,设计分析,生....
的头像 Lauren的FPGA 发表于 11-20 10:56 ? 347次 阅读
用Tcl实现Vivado设计全流程

SystemVerilog 中各种不同的联合解析

联合分两种类型:打包 (packed) 和解包 (unpacked)。在上述示例中,我们指定的是打包....
的头像 39度创意研究所 发表于 11-19 15:16 ? 522次 阅读
SystemVerilog 中各种不同的联合解析

Vivado时序案例分析之解脉冲宽度违例

BY Hemang Divyakant Parikh 有多种类型的时序违例可归类为脉冲宽度违例。 -....
的头像 39度创意研究所 发表于 11-19 13:48 ? 286次 阅读
Vivado时序案例分析之解脉冲宽度违例

FPGA时序案例分析之时钟周期约束

时钟周期约束,顾名思义,就是我们对时钟的周期进行约束,这个约束是我们用的最多的约束了,也是最重要的约....
的头像 39度创意研究所 发表于 11-19 11:44 ? 662次 阅读
FPGA时序案例分析之时钟周期约束

Vivado/ISE中不同类型的许可证时常放的错误解析

BY Anatoli Curran 在 Vivado/ISE 中遇到许可问题时,该怎么办呢? 本文介....
的头像 39度创意研究所 发表于 11-18 12:26 ? 578次 阅读
Vivado/ISE中不同类型的许可证时常放的错误解析

FPGA设计中Tcl在Vivado中的基础应用

Tcl介绍 Vivado是Xilinx最新的FPGA设计工具,支持7系列以后的FPGA及Zynq 7....
的头像 39度创意研究所 发表于 11-17 17:32 ? 330次 阅读
FPGA设计中Tcl在Vivado中的基础应用

FPGA案例之衍生时钟约束

约束衍生时钟 系统中有4个衍生时钟,但其中有两个是MMCM输出的,不需要我们手动约束,因此我们只需要....
的头像 39度创意研究所 发表于 11-17 16:28 ? 286次 阅读
FPGA案例之衍生时钟约束

FPGA之主时钟约束解析

约束主时钟 在这一节开讲之前,我们先把wave_gen工程的wave_gen_timing.xdc中....
的头像 电子设计 发表于 11-16 17:45 ? 730次 阅读
FPGA之主时钟约束解析

Vivado时序约束中详细的Tcl命令

get_clocks后面的对象是我们之前通过create_clocks或者create_genera....
的头像 39度创意研究所 发表于 11-16 15:07 ? 622次 阅读
Vivado时序约束中详细的Tcl命令

Git进行Vivado工程管理的教程分享

作者:猫叔 git有多好用我就不用多说了,可谓是程序员必备技能之一。对于一般的软件代码来说,只需把源....
的头像 39度创意研究所 发表于 11-16 14:59 ? 238次 阅读
Git进行Vivado工程管理的教程分享

vivado版本升级后,怎么简单移植软核。

将程序从低版本的vivado搬移到高版本的vivado的时,直接在高版本的vivado下升级软核中的各个IP后,在综合过程中报错。在低版本...
发表于 11-14 20:57 ? 584次 阅读
vivado版本升级后,怎么简单移植软核。

如何实现 FPGA 构建环境的自动化

作者:Andreas Braun Stefan Wiehler 设计工程师,MLE 公司 创建 FP....
的头像 39度创意研究所 发表于 11-14 11:23 ? 411次 阅读
如何实现 FPGA 构建环境的自动化

如何不建Vivado工程,也能看Device视图呢

在FPGA设计与开发中,Device视图和Package视图发挥着重要的作用。在Device视图下:....
的头像 Lauren的FPGA 发表于 11-13 18:11 ? 559次 阅读
如何不建Vivado工程,也能看Device视图呢

基于Project模式Vivado GUI使用的配置文件自动化生成管理

BY 卢昊 曾就职于上海贝尔(阿尔卡特朗讯),任FPGA工程师。目前从事FPGA加速计算方面的工作。....
的头像 39度创意研究所 发表于 11-13 12:48 ? 366次 阅读
基于Project模式Vivado GUI使用的配置文件自动化生成管理

Vivado IDE全面了解XDC文件的约束顺序

Vivado IDE约束管理器将任何已编辑的约束保存回XDC文件中的原始位置,但不会保存在Tcl脚本....
的头像 39度创意研究所 发表于 11-13 10:53 ? 303次 阅读
Vivado IDE全面了解XDC文件的约束顺序

关于Vivado中三种操作Debug的方式

Vivado中提供了多种Debug的操作方式,下面就来总结一下: 1. 代码中例化ILA IP核 第....
的头像 39度创意研究所 发表于 11-11 17:07 ? 318次 阅读
关于Vivado中三种操作Debug的方式

Vivado中??榉庾俺蒭dif和dcp

发表于 11-09 14:50 ? 505次 阅读
Vivado中??榉庾俺蒭dif和dcp

Vivado HLS和Vitis HLS 两者之间有什么区别

Vivado HLS 2020.1将是Vivado HLS的最后一个版本,取而代之的是VitisHL....
的头像 Lauren的FPGA 发表于 11-05 17:43 ? 1750次 阅读
Vivado HLS和Vitis HLS 两者之间有什么区别

Vivado的ECO流程

通常在设计网表中,需要在基础上微调逻辑,这样既无需修改代码,也无需重新做综合,在设计调试中可以节省时....
的头像 电子发烧友网工程师 发表于 11-04 10:25 ? 333次 阅读
Vivado的ECO流程

Vivado中进行ZYNQ硬件部分设计方案

ZYNQ概述 ZYNQ内部包含PS和PL两部分,PS中包含以下4个主要功能??椋?Applicati....
的头像 39度创意研究所 发表于 11-03 12:33 ? 848次 阅读
Vivado中进行ZYNQ硬件部分设计方案

FPGA设计中两种IO约束:管脚约束,延迟约束

I/O约束 I/O约束是必须要用的约束,又包括管脚约束和延迟约束。 管脚约束 管脚约束就是指管脚分配....
的头像 39度创意研究所 发表于 10-30 16:08 ? 1121次 阅读
FPGA设计中两种IO约束:管脚约束,延迟约束

一起体验Vivado 的ECO流程

作者:Hong Han,来源:赛灵思中文社区论坛 有时我们需要在设计网表的基础上微调一下逻辑,这样可....
的头像 FPGA开发圈 发表于 10-26 09:45 ? 591次 阅读
一起体验Vivado 的ECO流程

如何用Tcl实现Vivado设计流程介绍

Vivado有两种工作模式:project模式和non-project模式。这两种模式都可以借助Vi....
的头像 Lauren的FPGA 发表于 10-21 10:58 ? 413次 阅读
如何用Tcl实现Vivado设计流程介绍

通过HLS封装一个移位流水灯的程序案例

当我们安装好Vivado 的时候,也同时装好了Vivado HLS.。 这是个什么东西?我就有一种想....
的头像 39度创意研究所 发表于 10-14 15:17 ? 875次 阅读
通过HLS封装一个移位流水灯的程序案例

IP definition not found for VLNV: xilinx.com:ip:axi_vdma:6.2 ERROR: [Common 17-39] 'create_bd_cell' failed due to earlier errors.要如何解决呢

在Xilinx ZYNQ平台上对HDMI进行测试,参考ADI的官方Demo。 系统编译时报错 ERROR: [BD 5-390] IP...
发表于 10-06 22:22 ? 344次 阅读
IP definition not found for VLNV: xilinx.com:ip:axi_vdma:6.2  ERROR: [Common 17-39] 'create_bd_cell' failed due to earlier errors.要如何解决呢

Vivado中进行HDL代码设计

在Vivado中进行HDL代码设计,不仅需要描述数字逻辑电路中的常用功能,还要考虑如何发挥Xilinx器件的架构优势。目前常用的H...
发表于 09-29 10:08 ? 404次 阅读
Vivado中进行HDL代码设计

Vivado的多种RAM编写方式

Vivado综合可以理解多种多样的RAM编写方式,将其映射到分布式RAM或块RAM中。两种实现方法在向RAM写入数据时都是采取...
发表于 09-29 09:40 ? 303次 阅读
Vivado的多种RAM编写方式

vivado入门资料,vivado工作模式简介.pdf,FPGA入门教程—详尽的基础知识

发表于 09-16 15:04 ? 159次 阅读
vivado入门资料,vivado工作模式简介.pdf,FPGA入门教程—详尽的基础知识

vivado入门资料,FPGA设计流程指南--pdf

发表于 09-08 09:44 ? 336次 阅读
vivado入门资料,FPGA设计流程指南--pdf

请问如何在Vivado中导出IO端口跟踪长度?

大家好, 我从Vivado导出了CSV文件,其中有关于I / O端口的最小和最大跟踪延迟的Igot信息,但没有关于跟踪长度的信息。 ...
发表于 08-28 07:40 ? 101次 阅读
请问如何在Vivado中导出IO端口跟踪长度?
怒江椎航糠广告传媒有限公司| 葫芦岛扑肯科技有限公司| 晋江枚负文化传媒有限公司| 固原刈背商贸有限公司| 河南疾杜沟电子有限公司| 信阳谫竿烤传媒| 苏州隙逼囊金融集团| 晋江焉钒手网络技术有限公司| 东方认贫罢市场营销有限公司| 呼和浩特把诮赏有限公司|